/verilog/

• ../
• a.out
• alu_ops.vh
• bench_alu.v
• fpu
• riscv_alu.v