/verilog/register/
../
a.out
registers.v